Intelが公開した資料によると、2021年にリリースが予定されている『Sapphire Rapids』アーキテクチャを採用したXeonでは、オンパッケージHBMが採用される可能性があるとの事です。
Intel公開の資料にHBMに関する表記が出現
Intel Confirms On-Package HBM Memory Support for Sapphire Rapids | Tom’s Hardware
Intelが公開した、プログラミングリファレンス書であるIntel® Architecture Instruction Set Extensions Programming Referenceによると、『Sapphire Rapids』でHBMがサポートされる事を示唆する記載があるとの事です。
詳細が記載されているのは第15章『ERROR CODES FOR PROCESSORS BASED ON SAPPHIRE RAPIDS
MICROARCHITECTURE』の15.1項『INTEGRATED MEMORY CONTROLLER MACHINE CHECK ERRORS』と言う項目になっています。
この項目の詳細を見ていると、内蔵メモリーコントローラーに関するエラーコードに関する記載があり、その中にHBM Command/address parity errorなどHBMに関する記載が何点かあります。そのため、『Sapphire Rapids』ではなんらかの形でHBMがサポートされる可能性が指摘されています。
ただし、Intelの現時点での公式発表によると『Sapphire Rapids』では8chのDDR5をサポートし、次世代Optaneメモリーもサポートする事が明言されていますが、HBMについては何も発表はありません。
本当に採用されるか、詳細は不明
今回、HBMに関する表記が出現したものの、本当に『Sapphire Rapids』で採用されるかは不明です。Intelとしても、HBMの採用に必要な技術はFoveros 3D Stacking technologiesなどを利用すれば可能であるものの、『Sapphire Rapids』でFoverosを活用するという話は一切出ていません。
Toms hardwareでは、仮に採用されたとした場合、２つのパターンが提示されています。
一つはHBMの特徴でもある高い帯域幅を必要とする製品ではHBMを採用し、大容量メモリーが必要な環境では通常通りDDR5を採用するという単純に製品を分けるパターン。ただし、HBMが活かせる環境は限られている事から極めて限られたモデルのみリリースする可能性があります。
もう一つは、HBMをDDR5とCPUの間に存在する巨大なキャッシュとして活用し、DDR5の高い拡張性と容量とHBMの高い帯域幅の良い所取りをする可能性です。このアイディア自体は既にIntelやAMDが過去のCPUで実現した事があるため新しいコンセプトでは無いものの、HBM採用によって消費電力が高くなるため、仮に採用されてもコア数の少ない一部のモデルに限られる可能性が高いとの事です。
コメント