TSMCが現行の6倍のサイズを持つダイ製造技術を開発中。ダイサイズは最大5148mm2に。

本記事は広告およびアフィリエイトプログラムによる収益を得ています。

半導体技術は微細化技術を通じてダイサイズを縮小し、コストパフォーマンスを向上させるのが正攻法としてコンシューマー向け製品では用いられていますが、サーバー・データセンター向けでは1つのチップの性能を高めるためにダイサイズの大型化も行われています。そんな需要を見越してTSMCではより巨大なダイを作るための技術『CoWoS-L』を2025年投入に向けて研究中のようです。

目次

TSMCが最大5148mm2の半導体まで作れる製造技術を研究中。現行最大の858mm2の6倍に

Pumped Up Procs: TSMC Planning Chips 3x Bigger Than Today | Tom’s Hardware (tomshardware.com)

近年登場しているCPUやGPUなどではコンシューマー向けでは微細化技術を用いて、今までと同じダイサイズや消費電力でありながら性能が大きく向上するというパターンが多くなっています。しかし、サーバー・データセンター向けなど性能が第一に要求されるCPUやGPUにおいては1個のダイに対してどれだけ高い性能が出せるかが重要視される傾向にあります。これはサーバーの導入コストや電気代の削減を行うために重要視されている事で、IntelのSapphire RapidsやAMDのEPYCについても5nmなど微細化技術は使われているものの、CPUサイズは先代に比べて肥大化しています。

そんなCPUやGPU向けに様々な製品を製造するTSMCですが、現在作れる最大サイズの半導体を大きく上回る超巨大半導体製造に向けた技術開発を行っているようです。

現在の半導体はEUVツールなどで転写できる最大の大きさは858mm2となっており、これが1つの半導体として作れる最大サイズと言われています。また、この巨大な半導体に対して、複数個組み合わせられるCoWoS技術などもTSMCでは活用されており、現時点では3000mm2程度の半導体を1つのパッケージとして製造する事が出来るようです。

しかし、最近ではサーバー・データセンターの重要度が増すとともに、AI用途などより高い計算能力が要求されるようになってきており、NVIDIAやAMD、Intelなど各社ではとにかく高い性能を持つCPUやGPUの開発を推し進めています。このような需要がある事からTSMCではより大きなCPUやGPUなど半導体パッケージを製造できるように新しいCoWoS-Lと呼ばれる技術を開発中で、サイズとしては5148mm2で1つの半導体として製造できる858mm2の6倍と言う超巨大サイズになっています。また、現行のCoWoSに対しても1.7倍近い大きさになっています。なお、このCoWoS-Lは2025年の投入に向けて研究開発が行われているため、NVIDIAのHopper H100やAMDのInstinct MI300の次々世代モデルなどに活用される可能性がありそうです。

なお、CoWoS-Lなど超巨大パッケージを用いた半導体ではそれだけ消費電力も大きくなると見られており、1つのパッケージで1000Wを余裕で超える半導体が出来上がると見られています。そのため、半導体の肥大化に伴って冷却方法についてもより効率的に冷やせる方法について研究が行われています。実際にIntelでは将来的にCPUなどは2000Wの消費電力になる可能性があるとして、サンゴ礁のような構造を持った3D構造のベイパーチャンバーなどを研究しているようです。

この記事が気に入ったら
フォローしてね!

  • URLをコピーしました!

この記事をかいた人

自作PCやゲーム、ガジェット好き。
帰国子女だった事を活かして海外のPCやゲーム、ガジェットのトレンドや情報をいち早く正確にお届けします。

コメント

コメント一覧 (1件)

  • まあデータセンターは必要な計算力得るためにCPUの数を増やすか、1つの性能高めるかのどちらかだから、後者の方がメリット高いからそちらにシフトするのは自然な話。
    この10年CPUはほとんど進歩してないから、次の10年で急激な波が来そうではある。

コメントする

目次